مدار راه انداز رله و شیر برقی ولتاژ تغذیه را دو برابر می کند تا توان پایدار را حفظ کند

یک واقعیت پذیرفته شده کلی در مورد رله ها و شیر برقی ها این است که پس از وارد شدن به حالت فعال شده، تنها نیمی از ولتاژ سیم پیچ و بنابراین تنها یک چهارم قدرت سیم پیچ، برای حفظ قابل اطمینان آن مورد نیاز است. در نتیجه، هر درایور شیر برقی یا رله ای که به طور مداوم ولتاژ محرک اولیه را صرفاً حفظ کند، چهار برابر نیروی مورد نیاز کار را به طور بیهوده هدر می دهد.

ساده ترین و ارزان ترین راه حل (جزئی) برای این مشکل در شکل 1 نشان داده شده است.

شکل 1 مدار محرک اصلی که در آن C1 فعال می شود، جریان کاهش دهنده R1 حفظ می شود، سپس C1 از طریق R1 در طول Toff تخلیه می شود.

اما همانطور که اغلب در مورد "ساده و ارزان" صادق است، راه حل شکل 1 از برخی هزینه ها و عوارض رنج می برد.

اگرچه R1 با موفقیت جریان نگهدارنده را به نصف کاهش می‌دهد، اما به همان اندازه که سیم‌پیچ این کار را انجام می‌دهد، توان نیز تلف می‌کند. در نتیجه، کل توان نگهدارنده ∅ به جای ∅ توان محرک است، بنابراین تنها نیمی از صرفه‌جویی نظری در توان در واقع محقق می‌شود.

هنگامی که درایور خاموش است، باید یک تاخیر بازیابی طولانی قبل از پالس تحریک بعدی اعمال شود تا به C1 زمان کافی برای تخلیه از طریق R1 داده شود. در غیر این صورت، پالس تحریک بعدی دامنه نامناسبی خواهد داشت و ممکن است از کار بیفتد. این اثر با این واقعیت تشدید می شود که در هنگام تحریک، C1 از طریق ترکیب موازی R1 و Rm شارژ می شود، اما در طول Toff از طریق R1 به تنهایی تخلیه می شود. این باعث می شود که بازیابی دو برابر زمان فعال سازی طول بکشد.

شکل 2 راه حلی با عملکرد بهتر، البته کمتر ساده و ارزان را نشان می دهد که موضوع این ایده طراحی است.

شکل 2 Q1 و Q2 با C همکاری می کنند تا V(L) را دوبرابر کنند، Q2 و D2 حفظ می شوند، سپس Q3 به سرعت C را از R تخلیه می کند تا به سرعت برای چرخه بعدی بهبود یابد.

فعال‌سازی با یک پالس مثبت در ورودی آغاز می‌شود، که Q1 را روشن می‌کند که انتهای پایینی سیم‌پیچ را به -V(L) هدایت می‌کند و Q2 را روشن می‌کند که انتهای بالایی سیم‌پیچ را به +V(L) می‌کشد. بنابراین، 2V(L) در سراسر سیم‌پیچ ظاهر می‌شود و فعال‌سازی قابل اعتماد را تضمین می‌کند. با تکمیل شارژ C، دیود شاتکی D2 هدایت را از Q1 بر عهده می‌گیرد. این امر ولتاژ نگهدارنده را به ∅ مقدار فعال‌سازی کاهش می‌دهد و بنابراین توان نگهدارنده را به ∅ کاهش می‌دهد.

در پایان سیکل زمانی که سیگنال ورودی به V(0) برمی‌گردد، Q3 روشن می‌شود و تخلیه سریع C از طریق D2 و R را آغاز می‌کند. در واقع، بازیابی به راحتی می‌تواند در زمان کمتری نسبت به رله یا سلونوئید به اتمام برسد. پس هیچ تأخیر صریحی بین چرخه لازم نیست و بنابراین زمان بازیابی به طور موثر صفر است!

اما اگر حتی دوبرابر کردن ریل منطقی V(L) باز هم ولتاژ کافی برای به حرکت درآوردن سیم پیچ ایجاد نکند و نیاز به ریل تغذیه بالاتر باشد، چه اتفاقی می افتد؟

شکل 3 به این مشکل مربوط به برخی حقه‌های شرح داده شده در ایده طراحی قبلی می‌پردازد: راه‌اندازی قطب‌های توتم CMOS با سیگنال‌های منطقی، کوپلینگ AC و دروازه‌های زمین‌دار.

شکل 3 تغییر سطح Q4، R1، و R2 برای تطبیق (++)V > V(L.) اضافه شده است.